一种屏蔽栅沟槽VDMOS场板制备方法、系统及结构 · CN121357932B

著录项目

公开（公告）号CN121357932B	申请号CN202511478389.5	专利类型发明授权
状态有效	国家或地区CN	申请人粤芯半导体技术股份有限公司
分类号H10D30/01(2025.01), H10D30/66(2025.01), H10D64/00(2025.01), H10D64/01(2025.01), H10D64/27(2025.01), H10D64/66(2025.01)	申请日2025-10-16	公开日2026-10-23
发布日期2026-10-23	文档 ID84601517805400003	源数据页码2237
专利语言zh

摘要

本发明涉及半导体器件技术领域，特别是涉及一种屏蔽栅沟槽VDMOS场板制备方法、系统及结构。目前VDMOS器件的沟槽深宽比过大使得在屏蔽栅多晶硅间隙填充过程中，容易出现底填充孔隙及贯穿沟槽的缝隙，该缝隙导致在后续刻蚀工艺中，屏蔽栅多晶硅顶部常容易形成叉子状形貌。本发明对原始多晶硅层进行快速热退火，利用快速高温退火技术促进原始多晶硅层中的晶粒生长，消除多晶硅沉积过程中的孔隙和缝隙形貌缺陷，得到无缝隙、平整密实的大晶粒多晶硅层，使得后续对所述大晶粒多晶硅层进行回刻不会形成V型形貌，最终得到平整密实的屏蔽栅多晶硅层避免产生叉子状形貌，从而提升屏蔽栅附近的电场分布质量并提升VDMOS器件的性能与质量。

附图

附图 1